이하영
이하영
소속
아주대학교 (지능형반도체전공)
AI요약
아주대학교 지능형반도체공학과 이하영 조교수는 반도체 테스트 및 수리, AI 가속기 신뢰성 향상을 위한 핵심 기술 개발에 주력하고 있습니다. 특히, Built-In Self-Test (BIST) 및 Built-In Self-Repair (BISR) 아키텍처, 효율적인 리던던시 분석 기술, 고성능 메모리 테스트 기법 등 차세대 반도체 시스템의 안정성과 효율성을 극대화하는 연구를 활발히 수행하고 있습니다. 이하영 조교수의 선도적인 연구는 미래 반도체 산업의 발전에 크게 기여하고 있습니다.
기본 정보
| 연구자 프로필 |  |
| 연구자 명 | 이하영 |
| 직책 | 조교수 |
| 이메일 | hyleee@ajou.ac.kr |
| 재직 상태 | 재직 중 |
| 부서 학과 | 지능형반도체전공 |
| 사무실 번호 | 2530 |
| 연구실 | Smart & Reliable SoC Lab. |
| 연구실 홈페이지 | https://sites.google.com/ajou.ac.kr/srsc-lab |
| 홈페이지 | https://sites.google.com/ajou.ac.kr/srsc-lab/member?authuser=0 |
| 소속 | 아주대학교 |
경력정보
| 회사명 | 아주대학교 |
| 재직기간 | 재직 중 |
| 담당업무 | 지능형반도체공학과 조교수 |
중요 키워드
#내장형여분분석#ECC#칩테스트#불량분석#자체복구기술#TSV복구#메모리복구#DFT#AI가속기테스트#디지털시스템설계#신뢰성향상#DRAM신뢰성#GPU기반분석#반도체수율#SoC테스트
연구 분야
| 연구 1 | 반도체 테스트 및 자체 복구 기술 |
| 내용 | 본 연구실은 차세대 반도체 시스템의 결함을 효율적으로 검출하고 스스로 복구하는 핵심 기술 개발에 중점을 두고 있습니다. 칩 테스트, 불량 분석, DFT(Design For Testability) 등 전통적인 테스트 방법론과 더불어, Built-In Self-Test (BIST) 및 Built-In Self-Repair (BISR) 아키텍처를 통한 자체 복구 기술 연구를 선도합니다. 특히, 프로세싱 인 메모리(PIM) 및 고대역폭 메모리(HBM)와 같은 최신 메모리 아키텍처를 위한 효율적인 BIST/BISR 아키텍처 및 리던던시 분석 방법론을 개발하여, 실제 시스템 적용 가능성을 높이고 있습니다. 연구는 고성능 메모리, SoC(System-on-Chip) 등 복잡한 반도체 구조에서 발생하는 다양한 유형의 결함을 정확하게 진단하고, 이를 효과적으로 수리하여 시스템의 견고성을 확보하는 데 집중합니다. 병렬 테스트 기법 및 GPU 기반 리던던시 분석 등을 활용하여 테스트 시간을 단축하고 분석 효율을 극대화합니다. 이러한 연구는 반도체 생산 수율을 획기적으로 향상시키고, 제품의 신뢰성을 극대화하며, 전반적인 테스트 및 유지보수 비용을 절감하는 데 기여합니다. 궁극적으로 자율주행, AI 등 높은 신뢰성을 요구하는 미래 반도체 산업의 발전에 필수적인 기반 기술을 제공합니다. |
| 연구 2 | AI 가속기 신뢰성 및 테스트 기술 |
| 내용 | 본 연구실은 인공지능(AI) 가속기의 급증하는 수요에 발맞춰, 이들의 성능 저하 없이 장기적인 신뢰성을 확보하고 효율적인 테스트 방법을 개발하는 데 집중하고 있습니다. 특히, 저전력 AI 가속기 및 대규모 집적 AI 칩에서 발생할 수 있는 다양한 고장 유형에 대응하기 위한 견고한 테스트 아키텍처를 설계합니다. 시스톨릭 배열 기반의 리던던시 아키텍처와 AI 가속기 전용 자체 테스트 및 자체 복구(STRAIT) 기술을 개발하여, 고장 발생 시에도 안정적으로 기능을 유지할 수 있도록 합니다. 연구는 CNN(Convolutional Neural Network)을 활용한 다중 채널 데이터 분석을 통해 간헐적 고장을 효과적으로 진단하고, 고장 진단 및 복구 과정을 온칩(on-chip)으로 통합하여 시스템의 자율성을 높입니다. 이를 통해 AI 가속기의 복잡성 증가에도 불구하고 높은 수준의 신뢰성과 테스트 용이성을 확보합니다. 이러한 혁신적인 기술은 AI 반도체 제품의 시장 경쟁력을 강화하고, 자율주행, 로봇, 데이터센터 등 미션 크리티컬한 AI 시스템의 장기적인 안정성을 보장합니다. 나아가 최첨단 AI 기술의 광범위한 상용화를 촉진하며, 미래 산업의 핵심 동력인 AI 기술 발전에 필수적인 신뢰성 기반을 제공합니다. |
| 연구 3 | 고성능 메모리 신뢰성 및 수율 향상 |
| 내용 | 본 연구실은 DRAM, HBM(고대역폭 메모리) 등 차세대 고성능 메모리의 신뢰성을 획기적으로 높이고 생산 수율을 극대화하기 위한 연구를 수행합니다. ECC(Error Correction Code) 아키텍처, TSV(Through-Silicon Via) 복구 기술, 그리고 다양한 메모리 복구 기법을 통해 고밀도 메모리에서 발생하는 오류를 효과적으로 관리하고 개선합니다. 특히, GPU 기반의 병렬 리던던시 분석(GRAP)과 동적 내장형 리던던시 분석을 개발하여, 대규모 메모리 어레이의 고장 위치를 빠르고 정확하게 식별하고 수리합니다. 연구는 최대 고장 수집 및 빠른 분석 방법을 포함한 내장형 자체 수리(BISR) 기술을 HBM에 적용하여 복구 효율을 극대화하고, 다중 뱅크 최적화 리던던시 분석을 통해 수리 가능한 고장의 범위를 넓힙니다. 또한, ECC-Aware 고속 및 신뢰성 있는 패턴 매칭 리던던시 분석을 개발하여 메모리 신뢰도 향상에 기여합니다. 이러한 선도적인 연구는 차세대 고성능 메모리 제품의 개발 및 상용화를 가속화하고, 데이터 센터, 고성능 컴퓨팅, 모바일 기기 등 다양한 응용 분야에서 메모리 시스템의 안정성과 내구성을 보장합니다. 결과적으로 반도체 제조 공정의 효율성을 개선하고 비용을 절감하여 산업 전반의 경쟁력 강화에 기여합니다. |
보유 기술 로딩 중...